跳到正文
智迹闻AuraTracer

华为发布麒麟9050与“韬定律”技术

本机阅读

发生了什么

2026年10月13日,华为在上海举办媒体沟通会,首次披露麒麟9050系列芯片及“逻辑折叠”技术。华为提出以“时间缩微”(韬定律,τ scaling)替代几何缩微,通过三维协同设计将多颗Die作为完整芯片布局,旨在压缩信号传播时延。据华为官方数据,该技术在麒麟9050系列上实现量产,使芯片晶体管密度提升53.5%。此外,华为表示基于麒麟芯片的终端产品累计发货量已突破亿台。

晶体管密度提升
53.5%

进展与证据

只展示有原文依据的进展;报道时间与事件发生时间分别保留。

  1. 华为发布麒麟9050及逻辑折叠技术

    华为在上海练秋湖举办沟通会,首次披露麒麟9050系列芯片及逻辑折叠技术,并介绍韬定律。

报道与来源

2 篇

发布方数量不等于独立核验数量。同稿的多个入口保留在对应报道中。

  1. 界面新闻·科技早报来源报道

    随着工艺逼近物理极限,几何缩微的收益越来越小,华为提出以"时间缩微"(韬定律,τ scaling)替代几何缩微,核心思路是压缩信号传播时延。

  2. IT之家来源报道

    华为:逻辑折叠技术不是简单把几颗芯片叠在一起,而是最初就以三维视角进行系统设计

来源关系与证据边界

按已记录的来源角色展示;连线仅表示原生身份流程确认的同稿入口,不表示独立佐证或跨报道引用。

  1. 来源报道1 个发布入口
  2. 来源报道1 个发布入口