下一代计算光刻的边缘放置误差挑战

发生了什么

据Semiconductor Engineering报道，专家在SPIE光掩模技术及极紫外光刻会议上探讨边缘放置误差(EPE)的挑战。EPE已成为衡量行业将设计意图转化为高良率器件能力的系统级指标，涉及掩模、扫描器、抗蚀剂、蚀刻工艺、计量、OPC及下游集成等多个环节。随着工艺节点的缩小，EPE控制成为持续缩放的关键路径。专家认为OPC是EPE的主要来源，但也需通过引入AI和物理模型来改进EDA，以更全面地代表真实制造系统，并需确保AI模型的可解释性和验证。