鲁尔大学等实现并评估四种RISC‑V随机缓存

发生了什么

鲁尔大学波鸿、马克斯·普朗克安全与隐私研究所和乔治亚理工的研究人员在RISC‑V平台上实现了CEASER‑S、ScatterCache、SassCache和MIRAGE四种随机缓存，并将其集成到多核乱序SoC的最后一级缓存中。作者在FPGA上完成全系统实现，并使用SPEC CPU 2017率和GAPBS工作负载进行评测，提供了首个在统一硬件平台上的对比结果。相关技术论文已于2026年10月在arXiv上发布。