普林斯顿等发布CEGAR-T框架优化硬件安全测试
发生了什么
据Semiconductor Engineering报道，普林斯顿大学、MIT CSAIL和EPFL的研究人员发布了CEGAR-T框架，用于优化预硅阶段的硬件信息流追踪安全测试。该框架在几何平均意义上将仪器开销从5.64x降至1.42x，仿真开销从34.65x降至1.79x，同时保持了CellIFT基线的精度优势。
- 仪器开销降低至
- 1.42x
- 仿真开销降低至
- 1.79x
报道与来源
1 篇发布方数量不等于独立核验数量。同稿的多个入口保留在对应报道中。
- Semiconductor Engineering来源报道
HW Information-Flow Tracking for Pre-Silicon Security Testing (Princeton, MIT, EPFL)
来源关系与证据边界
按已记录的来源角色展示；连线仅表示原生身份流程确认的同稿入口，不表示独立佐证或跨报道引用。
- 来源报道1 个发布入口