跳到正文
智迹闻AuraTracer

ASE展示AMD Venice CPU面板封装方案

本机阅读

发生了什么

ASE在高雄展示针对AMD Venice CPU的面板级封装(PLP)方案,采用第二代FOEB技术。该方案在310×310 mm面板上可容纳25个互连器,比传统300 mm圆形载片提升约14%。首次量产计划在2027年第一季度以有限规模启动。

报道与来源

1 篇

发布方数量不等于独立核验数量。同稿的多个入口保留在对应报道中。

  1. X · @semianalysis_来源报道

    ASE showcased its panel-level packaging (PLP) solution for AMD’s Venice CPU, with initial production targeted for Q1 2027, likely at limited

来源关系与证据边界

按已记录的来源角色展示;连线仅表示原生身份流程确认的同稿入口,不表示独立佐证或跨报道引用。

  1. 来源报道1 个发布入口