UCSC研究背面时钟网格降低2nm功耗

发生了什么

据Semiconductor Engineering 10月5日报道，加州大学圣克鲁兹分校发表研究，探讨2nm Nanosheets技术中背面时钟网格的设计空间。研究显示，利用背面电源交付创造的厚低阻金属层构建时钟网格，可通过硅通孔连接正面触发器，从而减少偏斜并降低功耗。该研究在GT2N 2nm纳米片技术上通过OpenROAD进行了首次设计空间探索。