CMU等实现亚5nm MoS2晶体管晶圆集成
发生了什么
据Semiconductor Engineering报道,卡内基梅隆大学、佛罗里达大学、MIT及德州农工大学等机构研究人员发表论文,报告了物理沟道长度低于5nm的单层MoS2晶体管。该器件亚阈值摆幅为88 mV/dec,开关比高于106,结果超越了硅的理论亚阈值极限和同等尺寸下最先进的新兴半导体晶体管。研究开发了基于光刻的、与CMOS兼容的工艺,并展示了4英寸晶圆级集成。
- 晶体管沟道长度
- 低于5nm
- 亚阈值摆幅
- 88 mV/dec
- 开关比
- 高于106
- 晶圆集成尺寸
- 4英寸
报道与来源
1 篇发布方数量不等于独立核验数量。同稿的多个入口保留在对应报道中。
- Semiconductor Engineering来源报道
Wafer-Scale Sub-5nm Channel Monolayer MoS2 Transistors (CMU, UF, MIT et al.)
来源关系与证据边界
按已记录的来源角色展示;连线仅表示原生身份流程确认的同稿入口,不表示独立佐证或跨报道引用。
- 来源报道1 个发布入口