跳到正文
智迹闻AuraTracer

德州大学奥斯汀分校提出APPlace框架

本机阅读

发生了什么

据Semiconductor Engineering报道,德州大学奥斯汀分校研究团队发布了APPlace框架,旨在解决模拟电路布局中器件位置与访问点(AP)协同优化的问题。该框架在全局布局阶段同时优化器件坐标与访问点选择,以改善布线感知能力。研究显示,移除访问点协同优化会导致OTA基准测试中CMRR损失高达13 dB,并使比较器延迟增加23%。

报道与来源

1 篇

发布方数量不等于独立核验数量。同稿的多个入口保留在对应报道中。

  1. Semiconductor Engineering来源报道

    Co-Optimizing Access Points Improves Analog Placement (UT Austin)

来源关系与证据边界

按已记录的来源角色展示;连线仅表示原生身份流程确认的同稿入口,不表示独立佐证或跨报道引用。

  1. 来源报道1 个发布入口