跳到正文
智迹闻AuraTracer

福州大学团队在DATE 2026发表多FPGA路由算法论文

本机阅读

发生了什么

科技日报报道,福州大学“芯路智构”团队在DATE 2026发表论文,解决大规模电路多FPGA或裸片协同设计的划分与互连难题。项目负责人林家伟作为第一作者,研究了多FPGA系统裸片级路由时分复用比例分配。在论文测试条件下,相关方法较对比方案关键连接延迟最高降低10.8%。团队通过协同考虑资源均衡、连接约束和时序要求,为国产FPGA设计工具提供算法支持。

关键连接延迟降低
10.8%

报道与来源

1 篇

发布方数量不等于独立核验数量。同稿的多个入口保留在对应报道中。

  1. 科技日报·要闻滚动来源报道

    福州大学“芯路智构”团队为国产FPGA设计工具提供算法支持

来源关系与证据边界

按已记录的来源角色展示;连线仅表示原生身份流程确认的同稿入口,不表示独立佐证或跨报道引用。

  1. 来源报道1 个发布入口