微纳核芯自研三维存算一体芯片及RISC-V架构
发生了什么
据观察者网·工业科技报道，杭州微纳核芯首席科学家叶乐表示，公司基于成熟工艺自研三维存算一体芯片及RISC-V异构架构。该技术结合SRAM存算一体与3D近存计算，旨在解决先进工艺受限下的算力密度与功耗挑战，宣称算力密度提升四至六倍。公司选择AI手机作为切入点，利用低功耗优势应对严苛场景，并同步推进云侧加速板卡。微纳核芯正制定RISC-V存算一体全球标准，计划开源算子库以建立生态。
- 算力密度提升倍数
- 四到六倍
报道与来源
1 篇发布方数量不等于独立核验数量。同稿的多个入口保留在对应报道中。
- 观察者网·工业科技来源报道
对话微纳核芯：从民营经济培训班走出来的“存算一体”
来源关系与证据边界
按已记录的来源角色展示；连线仅表示原生身份流程确认的同稿入口，不表示独立佐证或跨报道引用。
- 来源报道1 个发布入口