跳到正文
智迹闻AuraTracer

Quadric发布GPNPU架构IP

本机阅读

发生了什么

据Semiconductor Engineering报道,Quadic发布了通用神经处理器(GPNPU)架构IP。该架构旨在解决生成式AI工作负载快速迭代与固定功能神经网络处理器硅片重旋速度不匹配的问题。GPNPU是一种单可编程处理器架构,以可配置IP形式交付,统一了标量、向量和矩阵执行单元,集成在单一指令集架构(ISA)和编程模型中,可通过标准C++和Python访问。其核心包含标量单元、2D SIMD PE数组、32位ALU、可配置MAC库、局部寄存器文件SRAM及邻居通信路径,所有片上内存由软件管理。

报道与来源

1 篇

发布方数量不等于独立核验数量。同稿的多个入口保留在对应报道中。

  1. Semiconductor Engineering来源报道

    Generative AI On A General-Purpose Neural Processor (GPNPU)

来源关系与证据边界

按已记录的来源角色展示;连线仅表示原生身份流程确认的同稿入口,不表示独立佐证或跨报道引用。

  1. 来源报道1 个发布入口