Synopsys在3D多芯片架构中验证PCIe 6.0连接性
发生了什么
据Semiconductor Engineering报道，Synopsys成功在堆叠式面对面3D架构中实现并验证了64.0 GT/s PCIe 6.0连接性。测试芯片基于5nm工艺，通过8通道PAM4信号传输提供高达128.0 GB/s带宽。线性发射机和接收机眼图在64 GT/s下远超PCIe 6.0误码率要求，证实高速IP可适配3D封装环境。
- 数据传输速率
- 64.0 GT/s
- 最大带宽
- 128.0 GB/s
报道与来源
1 篇发布方数量不等于独立核验数量。同稿的多个入口保留在对应报道中。
- Semiconductor Engineering来源报道
Validating PCIe 6.0 Connectivity In A 3D Multi-Die Test Chip
来源关系与证据边界
按已记录的来源角色展示；连线仅表示原生身份流程确认的同稿入口，不表示独立佐证或跨报道引用。
- 来源报道1 个发布入口